PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-246567

(43)Date of publication of application: 30.08.2002

(51)Int.Cl.

H01L 27/105 G11C 11/14 G11C 11/15 H01L 43/08

(21)Application number: 2001-037140

2001-037140 14.02.2001 (71)Applicant: TOSHIBA CORP

(72)Inventor: HORIGUCHI FUMIO


(54) MAGNETIC RANDOM ACCESS MEMORY

(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To store many bits in a cell, and lessen the cell area, too.

SOLUTION: A memory cell is composed of a TMR element and a MOS transistor. The source diffused layer 13 of the MOS transistor is connected to a source line 15, and a drain diffused layer 16 is connected to the TRM element via local interconnect wiring 22. The TMR element is caught between the local interconnect wiring 22 and a bit line 23. The TMR element is composed of two TMR layers, TMR1 and TMR2 stacked vertically. Each TMR layer can have two states (the direction of spin is parallel or antiparallel), so the TMR element can store four-value data. A current drive line 24, which generates a current magnetic field, is arranged right below the TMR element.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2002-246567 (P2002-246567A)

(43)公開日 平成14年8月30日(2002.8.30)


(51) lntCL7	識別記号	FΙ	ý-73-}*(参考)	
H01L 27/105		G11C 11/14	Z 5F083	
G11C 11/14			A	
		11/15		
11/15		H01L 43/08	2	
H01L 43/08		27/10	447	
		客查請求 未請求	耐水項の数39 OL (全 24 頁)	
(21)出頭番号	特置2001-37140(P2001-37140)	(71)出職人 000003	078	
		株式会	社東芝	
(22)出黨日	平成13年2月14日(2001, 2, 14)	東京都	東京都港区芝館一丁目1番1号	
		(72) 発明者 規口	文男	
		神奈川	课模货市碳子区新杉田町 8 番地 株	
		式会社	東芝樹浜事業所内	
		(74)代理人 100058	479	
			岭江 武彦 (外6名)	
		Fターム(参考) 5F083 FZ10 GA09 GA21 LA12 ZA21		

(54) 【発明の名称】 磁気ランダムアクセスメモリ

(57) 【憂約】

「課題】 】セルに多ピットを配位させ、セル面積も小 さくする.

【解決手段】 メモリセルは、TMR業子とMOSトラ ンジスタから構成される。MOSトランジスタのソース 拡散圏13は、ソース線15に接続され、ドレイン拡散 周16は、ローカルインターコネクト配線22を経由し て、TMR素子に接続される。TMR素子は、ローカル インターコネクト配線22とピット線23の間に挟まれ ている。TMR素子は、縦積みされた2つのTMR層下 MR1, TMR2から構成される。各TMR階は、2つ の状態 (スピンの向きが平行又は反平行) を持つことが できるため、TMR素子には、4値データを記憶でき る。TMR素子の直下には、電流磁界を発生させる電流 駅動線24が配置される。



載機みTMR構造のMRAMメモリセル

【特許請求の範囲】

(請求項1) データを記憶するTMR累子と、前配T MR 素子に研究を与えるための第1及び第2個液販動線 とを具備し、前記TMR素子は、積み重ねられた複数の TMR層から構成され、各TMR層は、2つの磁性層 と、前記2つの磁性層の間に挟まれた絶縁層とを含んで いることを特徴とする磁気ランダムアクセスメモリ。 【請求項2】 請求項1記載の避気ランダムアクセスメ モリにおいて、ソース線と、前記TMR素子と前記ソー イッチ紫子は、前記TMR紫子のデータを読み出す際に オン状態になることを特徴とする磁気ランダムアクセス

(請求項3) 各TMR層は、前配2つの磁性層のうち の1つのスピンの向きを固定するための反磁性層を有す ることを特徴とする請求項1記載の磁気ランダムアクセ スメモリ。

【請求項4】 前記複数のTMR層の間には、非磁性導 電層が配置されることを特徴とする請求項3記載の遊気 ランダムアクセスメモリ.

【請求項5】 請求項1記載の磁気ランダムアクセスメ モリにおいて、前記複数のTMR層の間に配置され、名 TMR層の前記2つの磁性層のうちの1つのスピンの向 きを固定するための反磁性層を具備することを特徴とす る磁気ランダムアクセスメモリ、

【請求項6】 前記第1電流駆動線は、ビット線であ り、前記TMR素子は、前記ピット線に接触していると とを特徴とする請求項 1 記載の磁気ランダムアクセスメ

の近傍に配置され、前記ピット線に直交していることを 特徴とする請求項6記載の磁気ランダムアクセスメモ ١.

【請求項8】 前記TMR素子は、前記ピット線の下面 に接触し、前記第2電流駅動線は、前記TMR要子の直 下に配置されることを特徴とする間求項7記載の研気ラ ンダムアクセスメモリ。

【請求項9】 前記TMR素子は、前記ピット線の上面 に接触し、前記第2電流駆動線は、前記TMR業子の直 ンダムアクセスメモリ。

【請求項10】 前記第2電流駆動線及び前記ソース線 は、異なる配線層に配置され、かつ、互いにオーバーラ ップして同一方向に延びていることを特徴とする論求項 2記載の磁気ランダムアクセスメモリ、

【請求項】1】 各TMR層は、前記2つの磁性層のス ピンの向きが同じであるか又は逆であるかによって、1 ビットデータを記憶することを特徴とする助求項 | 記載 の磁気ランダムアクセスメモリ。

【請求項12】 前記第1及び第2電流駆動線に溢れる 50 スメモリ、

電流の向き及び量を制御し、各TMR層に与えられる磁 界の強さを異ならしめることにより、各TMR層に個別 にデータを書き込むことを特徴とする請求項1記載の磁 気ランダムアクセスメモリ。

【請求項13】 前記複数のTMR層は、互いに一定距 離だけ離れていることを特徴とする請求項12記載の研 気ランダムアクセスメモリ。

【請求項14】 前記複数のTMR層のアステロイド曲 **線を互いに異ならしめることにより、各TMR際に個別** ス線の間に接続されるスイッチ索子とを具備し、前記ス 10 にデータを書き込むことを特徴とする請求項1記載の磁 気ランダムアクセスメモリ、

> 【頼求項15】 前記複数のTMR層に対するデータ書 き込みは、スピンの向きを変えるための磁界が最も大き いTMR素子から最も小さいTMR素子に向かって、順 次、実行されることを特徴とする請求項14記載の磁気 ランダムアクセスメモリ.

【間求項16】 書き込み動作時に、前記第1電流駆動 線には、一方向のみに向かって電流が流れ、前記第2章 流駆動線には、一方向又は他方向に向かって電流が流れ 20 ることを特徴とする請求項1記載の磁気ランダムアクセ スメモリ、

【請求項17】 前記複数のTMR層内の前記絶録層の 厚さを互いに異ならしめ、前記複数のTMR層に同一デ ータが記憶されている場合における前記複数のTMR層 の抵抗値を互いに異ならしめたことを特徴とする請求項 1記載の磁気ランダムアクセスメモリ。

【前求項18】 前記TMR業子に対するデータ競み出 しは、前記TMR素子に検出抵抗を電気的に接続し、前 紀検出抵抗の両端にかかる電圧を検出することにより行 【請求項7】 前記第2電流驅動線は、前記TMR業子 30 うことを特徴とする請求項1記載の磁気ランダムアクセ

> (請求項19) 前記検出抵抗は、メモリセルアレイの 外部に設けられていることを特徴とする請求項18記載 の磁気ランダムアクセスメモリ、

【請求項20】 読み出し動作時に、前記TMR素子に 読み出し電源が電気的に接続され、前配検出抵抗は、前 記第1電流駆動線の一端に電気的に接続されることを特 微とする請求項18記載の磁気ランダムアクセスメモ

上に配置されることを特徴とする請求項7記載の研気ラ 40 【請求項21】 磁界を生成するための第1、第2及び 第3電流駆動線と、前記第1電流駆動線の下面に接触し て配置される第1TMR素子と、前即第1TMR素子に 接続される第1スイッチ紫子と、前記第1電流原動館の 上面に接触して配置される第2 TMR素子と、前配第2 TMR紫子に接続される第2スイッチ紫子とを具備し、 前記第1及び第2TMR素子は、少なくとも1つのTM R層から構成され、前記少なくとも1つのTMR層は、 2つの磁性層と、前記2つの磁性層の間に挟まれた終緯 **聞とを含んでいることを特徴とする磁気ランダムアクセ**

【額求項22】 前配第1電流駆動線は、ピット線であ り、前記第2電流駅動線は、前記第1TMR業子の直下 に配置され、前記第3電流駅動線は、前記第2 TMR素 子の直上に配置され、前記第2及び第3電流駆動線は、 共に、前配ビット線に直交していることを特徴とする語 求項21記載の磁気ランダムアクセスメモリ。

(類求項23) 前記第1 TMR 素子に対するデータ書 き込みは、前記第1及び第2電流駆動線に流れる電流に より発生する磁界により行われ、前記第2 TMR素子に 対するデータ書き込みは、前記第1及び第3電流駆動線 10 れる電流により発生する磁界により行われ、前記第2 T に流れる電流により発生する磁界により行われることを 特徴とする請求項22記載の磁気ランダムアクセスメモ IJ.

【請求項24】 前記第1及び第2スイッチ素子は、互 いに電気的に接続され、その接続点は、ソース線に共通 に接続されることを特徴とする請求項21記載の磁気ラ ンダムアクセスメモリ.

【請求項25】 前記第2及び第3電流駆動線並びに前 記ソース線は、異なる配線層に配置され、かつ、互いに オーバーラップして同一方向に延びていることを特徴と 20 データ読み出しは、前記第1司流駆動線に検出抵抗を電 する請求項21記載の磁気ランダムアクセスメモリ。

【請求項26】 第1電流駆動線と、前紀第1電流駆動 線に接触する第1及び第2TMR素子と、前記第1及び 第2TMR素子に共通に接続されるスイッチ素子とを具 備し、前記第1及び第2TMR素子は、少なくとも1つ のTMR層から構成され、前記少なくとも1つのTMR 層は、2つの磁性層と、前記2つの磁性層の間に挟まれ た絶縁層とを含んでいることを特徴とする磁気ランダム アクセスメモリ。

駆動線の下面に接触し、前記第2 TMR素子は、前記第 1 電流駆動線の上面に接触することを特徴とする額求項 26記載の磁気ランダムアクセスメモリ。

【請求項28】 前記第1電流駆動線は、第1ビット線 と、前記第1ビット線上の第2ビット線とから構成さ れ、前記第1TMR業子は、前記第1ビット線に接触 し、前記第2TMR素子は、前記第2ピット線に接触す ることを特徴とする請求項26記載の磁気ランダムアク セスメモリ。

ト線の下面又は上面に接触し、前配第2 TMR素子は、 前記第2ピット線の下面又は上面に接触することを特徴 とする請求項28記載の磁気ランダムアクセスメモリ。 【請求項30】 前配第1及び第2ピット線は、互いに 電気的に接続されることを特徴とする請求項28記載の 磁気ランダムアクセスメモリ。

【請求項31】 請求項28記載の磁気ランダムアクセ スメモリにおいて、前記第1TMR素子の近傍に配置さ れる第2電流駆動線と、前記第2TMR素子の近傍に配 置される第3電流駆動線とを具備することを特徴とする 50 【発明の詳細な説明】

磁気ランダムアクセスメモリ。

【請求項32】 前記第1 TMR素子は、前記第2電流 駆動線と前記第1ビット線の間に配置され、前記第2T MR業子は、前記第3電流駆動線と前記第2ピット線の 間に配置され、前記第2及び第3電流駆動線は、前記第 1及び第2ピット線に直交していることを特徴とする請 求項31記載の磁気ランダムアクセスメモリ。

【請求項33】 前記第1 TMR素子に対するデータ書 き込みは、前記第1ビット線と前記第2電流駆動線に流 MR素子に対するデータ書き込みは、前記第2ビット線 と前記第3電流駆動線に流れる電流により発生する磁界 により行われることを特徴とする請求項32記載の磁気 ランダムアクセスメモリ

【請求項34】 前記第2及び第3電流駆動線のうちの 1つは、前記第1ビット線と前記第2ビット線の間に配 置されることを特徴とする請求項32記載の磁気ランダ ムアクセスメモリ。

【請求項35】 前記第1及び第2TMR素子に対する 気的に接続し、前記検出抵抗の両端にかかる検出電圧を 検出することにより行うことを特徴とする請求項26記 載の磁気ランダムアクセスメモリ。

【請求項36】 前記第1又は第2TMR素子に対して 書き込みデータを上書きし、前記書き込みデータの上書 き前後において前記検出電圧に変化があった場合には、 前記第1又は第2TMR素子のデータは、前記書き込み データとは異なる値を有していると判断し、前記書き込 みデータの上書き前後において前記検出電圧に変化がな 【精文項27】 前記第1 TMR素子は、前記第1電流 30 かった場合には、前記第1 又は第2 TMR素子のデータ は、前記書き込みデータと同じ値を有していると判断す ることを特徴とする請求項35記載の磁気ランダムアク セスメモリ、

> 【請求項37】 前記書き込みデータの上書きを行った 後に、再び、前記第1叉は第2TMR素子に対して、前 記第1又は第2TMR紫子のデータを書き込むことを特 徹とする請求項36記載の磁気ランダムアクセスメモ IJ.

【請求項38】 請求項1記載の磁気ランダムアクセス 【韓求項29】 前記第1 TMR業子は、前記第1ビッ 40 メモリにおいて、複数ビットの書き込みデータを一時的 **に記憶しておくレジスタを具備し、前記書き込みデータ** は、ピットととに、順次、前記TMR素子に書き込まれ ることを特徴とする磁気ランダムアクセスメモリ。 【讃求項39】 讃求項21又は26記載の磁気ランダ ムアクセスメモリにおいて、複数ビットの書き込みデー タを一時的に記憶しておくレジスタを具備し、前記書き 込みデータは、ビットでとに、順次、前記第1又は第2 TMR素子に書き込まれることを特徴とする研究ランダ ムアクセスメモリ。

[0001]

【発明の属する技術分野】本発明は、トンネル型磁気抵 抗(Tunneling Magneto Resistive)効果により"]"。 "O" -情報を記憶するTMR素子を利用してメモリセ ルを構成した磁気ランダムアクセスメモリ(MRAM: Magn etic Randon Access Memory) に関する。 [0002]

【従来の技術】近年、新たな原理により情報を記憶する メモリが数多く提案されているが、そのうちの一つに、 磁気抵抗(Tunneling Magneto Resistive: 以後、TMRと 表記する。)効果を利用したメモリがある(例えば、IS SCC2000 Technical Digest p.128 A 10ns Read and Wr ite Non-Volatile Memory Array Using a Magnetic Tun nel Junction and FET Switch in each Cell」を参

【0003】磁気ランダムアクセスメモリは、TMR素 子により"1", "0"-情報を記憶する。TMR素子 は、図34に示すように、2つの磁性層(強磁性層)に より絶縁層(トンネルバリア)を挟んだ構造を有する。 20 るために必要なEasy-Axis方向の磁界H xの大きさも変 TMR素子に記憶される情報は、2つの磁性層のスピン の向きが平行か又は反平行かによって判断される。 【0004】ととで、図35に示すように、平行とは、

2つの磁性層のスピンの向きが同じであることを意味 し、反平行とは、2つの磁性層のスピンの向きが逆向き であることを意味する(矢印の向きがスピンの向きを示 している。)。

【0005】なお、通常、2つの磁性層の一方側には、 反強磁性層が配置される。反強磁性層は、一方側の磁性 屋のスピンの向きを固定し、他方側のスピンの向きのみ 30 外側 (例えば、黒丸の位置) にあれば、硫性層のスピン を変えることにより情報を容易に書き換えるための部材 である.

【0006】図35に示すように、2つの磁性層のスピ ンの向きが平行となった場合、これら2つの磁性層に挟 まれた絶縁層(トンネルバリア)のトンネル抵抗は、最 も低くなる。この状態が"1"-状態である。また、2 つの硬性層のスピンの向きが反平行となった場合、これ ら2つの磁性層に挟まれた絶縁層(トンネルバリア)の トンネル抵抗は、最も高くなる。この状態が"0"-状 態である。

【0007】次に、図36を参照しつつ、TMR素子に 対する書き込み動作原理について簡単に説明する。 【0008】TMR素子は、互いに交差する書き込みワ ード線とデータ選択線 (ビット線) の交点に配置され る。そして、書き込みは、書き込みワードは及びデータ 選択線に電流を流し、両配線に流れる電流により作られ る磁界を用いて、TMR素子のスピンの向きを平行又は

【0009】例えば、書き込み時、データ選択線には、 一方向に向かう電流のみを流し、書き込みワード線に 50 【0018】

反平行にすることにより達成される。

は、書き込みデータに応じて、一方向又は他方向に向か う電流を流す。書き込みワード線に一方向に向かう電流 を流すとき、TMR素子のスピンの向きは、平行 (*1* -状態) となる。一方、 哲き込みワード線に他 方向に向かう電流を流すとき、TMR素子のスピンの向 きは、反平行("0"-状態)となる。

【0010】TMR紫子のスピンの向きが変わるしくみ は、次の通りである。図37のTMR曲線に示すよう に、TMR素子の長辺 (Easy-Axis) 方向に磁界H x を Roy Scheuerlein et.al.によって提案されたトンネル型 10 かけると、TMR業子の抵抗値は、例えば、17%程度 変化する。との変化率、即ち、変化の前後の抵抗値の比 は、MR比と呼ばれる。

> [0011]なお、MR比は、磁性層の性質により変化 する。現在では、MR比が50%程度のTMR業子も得 られている.

【0012】TMR素子には、Easy-Axis方向の磁界H x とHard-Axis方向の磁界 Hy との合成磁界がかかる。 図37の実線及び点線に示すように、Hard-Axis方向の 磁界Hyの大きさによって、TMR素子の抵抗値を変え 化する。この現象を利用することにより、アレイ状に配 置されるメモリセルのうち、選択された雷き込みワード 線及び選択されたデータ選択線の交点に存在するTMR 素子のみにデータを書き込むことができる。

【0013】この様子をさらに図38のアステロイド曲 線を用いて説明する。TMR素子TMR1のアステロイ ド曲線は、例えば、図38の実線で示すようになる。即 ち、Easy-Axis方向の磁界H x とHard-Axis方向の磁界H yとの合成磁界の大きさがアステロイド曲線 (車線) の の向きを反転させることができる。

【0014】逆に、Easy-Axis方向の磁界HxとHard-Ax is方向の磁界Hyとの合成磁界の大きさがアステロイド 曲線(実線)の内側(例えば、白丸の位置)にある場合 には、磁性層のスピンの向きを反転させることはできな D.

【0015】従って、Easy-Axis方向の磁界Hxの大き さとHard-Axis方向の磁界Hyの大きさを変え、合成磁 界の大きさのHx~Hy平面内における位置を変えるこ 40 とにより、TMR素子に対するデータの書き込みを制御 できる.

【0016】なお、読み出しは、選択されたTMR素子 に電流を流し、そのTMR素子の抵抗値を検出すること により容易に行うことができる。

【0017】例えば、TMR素子に直列にスイッチ素子 を接続し、選択されたリードワード線に接続されるスイ ッチ累子のみをオン状態として電流経路を作る。その結 果、選択されたTMR素子のみに電流が流れるため、そ のTMR素子のデータを読み出すことができる。

[発明が解決しようとする課題] 近年、メモリの大容量 化は、必要不可欠な技術となっている。メモリの大容量 化を実現するために、従来のメモリでは、素子の微細化 によりメモリセル面積を縮小したり、メモリセルを三次 元的に配置したり、さらには、メモリセルに3値以上 (又は複数ピット) のデータを記憶させている。

【0019】しかし、素子の微細化には、限界がある。 また、磁気ランダムアクセスメモリにおいては、従来、 メモリセルは、1つのTMR紫子のみを含んでいる。そ して、このTMR素子は、図34に示すように、1つの 10 トデータを記憶する。 絶縁間 (トンネルバリア) とこれを挟み込む2つの磁性 層(強強性層)により構成されている。

[0020]つまり、TMR素子は、2つの状態、即 ち、2つの磁性層のスピンの向きが平行か又は反平行か しかとることができないため、メモリセルとしては、1 ビットデータを記憶することしかできない。

【0021】本発明は、このような問題を解決するため になされたもので、その目的は、磁気ランダムアクセス メモリにおいて、1つのメモリセルに3値以上(又は複 **贄ピット)のデータを記憶できるような新規なデバイス 20 データ書き込みは、スピンの向きを変えるための磁界が** 構造を実現すると共に、その製造方法、書き込み動作原 理、さらには、読み出し動作原理についても提案すると とにある。

[0022]

【課題を解決するための手段】(1) 本発明の磁気ランダ ムアクセスメモリは、データを記憶するTMR業子と、 前記TMR素子に磁界を与えるための第1及び第2電流 駆動線とを備え、前記TMR素子は、積み重ねられた複 数のTMR層から構成され、各TMR層は、2つの磁性 歴と、前記2つの磁性機の間に挟まれた絶縁器とを含ん 30 【0037】前記TMR業子に対するデータ読み出し ている.

【0023】本発明の磁気ランダムアクセスメモリは、 さらに、ソース線と、前記TMR素子と前記ソース線の 間に接続されるスイッチ素子とを備え、前記スイッチ素 子は、前配TMR素子のデータを読み出す際にオン状態 Kts.

【0024】各TMR層は、前記2つの磁性層のうちの 1つのスピンの向きを固定するための反磁性器を有して いる。前記複数のTMR層の間には、非磁性導電層が配 置される.

【0025】本発明の磁気ランダムアクセスメモリは、 さらに、前記複数のTMR階の間に配置され、各TMR 層の前記2つの磁性層のうちの1つのスピンの向きを固 定するための反磁性層を有する。

【0026】前記第1電流駆動線は、ピット線であり、 前記TMR素子は、前記ピット線に接触している。 【0027】前配第2電流駆動線は、前配TMR業子の 近傍に配置され、前記ピット線に直交している。

【0028】前配TMR素子は、前配ピット線の下面に 接触し、前記第2電流駆動線は、前記TMR素子の直下 50 前記第2電流駆動線は、前記第1TMR素子の直下に配

に配置される。

【0029】前記TMR素子は、前記ビット線の上面に 接触し、前記第2電流駆動線は、前記TMR累子の直上 に配置される。

【0030】前記第2常流駆動線及び前記ソース線は、 異なる配線層に配置され、かつ、互いにオーバーラップ して間一方向に延びている。

[003]]各TMR層は、前記2つの磁性層のスピン の向きが同じであるか又は逆であるかによって、1ビッ

【0032】前記第1及び第2電流駆動線に流れる電流 の向き及び量を制御し、各TMR層に与えられる磁界の 強さを異ならしめることにより、各TMR樹に個別にデ ータを書き込む。

【0033】前記複数のTMR層は、互いに一定距離だ け離れている。

【0034】前記複数のTMR層のアステロイド曲線を 互いに異ならしめることにより、各TMR層に個別にデ ータを書き込む。ここで、前記複数のTMR層に対する 最も大きいTMR層から最も小さいTMR層に向かっ て、順次、行われる。

【0035】書き込み動作時、前記第1電流駆動線に は、一方向のみに向かって電流が流れ、前記第2電流駆 動線には、一方向又は他方向に向かって電流が流れる。 【0036】前記複数のTMR層内の前記絶線層の厚さ を互いに異ならしめ、前記複数のTMR層に同一データ が記憶されている場合における前記複数のTMR層の抵 抗値を互いに異ならしめる。

は、前記TMR素子に検出抵抗を電気的に接続し、前記 検出抵抗の両端にかかる電圧を検出することにより行 う。前記検出抵抗は、メモリセルアレイの外部に設けら

【0038】読み出し動作時に、前記TMR素子に読み 出し電源が電気的に接続され、前記検出抵抗は、前記第 1 電流駆動機の一端に電気的に接続される。

【0039】(2) 本発明の磁気ランダムアクセスメモリ は、磁界を生成するための第1、第2及び第3電流駆動 40 線と、前記第1電流駆動線の下面に接触して配置される 第1TMR素子と、前配第1TMR素子に接続される第 1スイッチ素子と、前記第1電流駆動線の上面に接触し て配置される第2 TMR素子と、前記第2 TMR素子に 接続される第2スイッチ素子とを備え、前記第1及び第 2 TMR素子は、少なくとも1つのTMR層から構成さ れ、前記少なくとも1つのTMR層は、2つの磁性層 と、前記2つの磁性層の間に挟まれた絶縁層とを含んで US.

【0040】前記第1電流駆動線は、ビット線であり、

置され、前記第3電流駆動線は、前記第2 TMR素子の 直上に配置され、前記第2及び第3電流駆動線は、共 に、前記ピット線に直交している。

(6)

【0041】前記第1TMR素子に対するデータ書き込 みは、前記第1及び第2電流駆動線に流れる電流により 発生する磁界により行われ、前記第2 TMR素子に対す るデータ書き込みは、前記第1及び第3電流駆動線に流 れる電流により発生する磁界により行われる。

【0042】前記第1及び第2スイッチ繋子は、互いに

【0043】前記第2及び第3電流駆動線並びに前記ソ ース線は、異なる配線層に配置され、かつ、互いにオー バーラップして同一方向に延びている。

【0044】(3) 本発明の磁気ランダムアクセスメモリ は、第1電流駆動線と、前配第1電流駆動線に接触する 第1及び第2TMR素子と、前配第1及び第2TMR素 子に共通に接続されるスイッチ素子とを備え、前配第1 及び第2 TMR素子は、少なくとも1つのTMR層から 構成され、前配少なくとも1つのTMR層は、2つの磁 20 さらに、複数ピットの書き込みデータを一時的に配像し 性層と、前記2つの硬性層の間に挟まれた絶縁層とを含 んでいる。

【0045】前記第1TMR素子は、前記第1電流駆動 線の下面に接触し、前記第2 TMR素子は、前記第1 電 流駆動線の上面に接触する。

【0046】前記第1電流駆動線は、第1ビット線と、 前記第1ビット線上の第2ビット線とから構成され、前 記第1TMR素子は、前記第1ビット線に接触し、前記 第2TMR素子は、前記第2ピット線に接触する。

【0047】前記第1TMR素子は、前記第1ビット線 30 る。 の下面又は上面に接触し、前記第2 TMR 素子は、前記 第2ピット線の下面又は上面に接触する。

【0048】前記第1及び第2ピット線は、互いに電気 的に接続されていてもよいし、別々に駆動されていても

【0049】本発明の磁気ランダムアクセスメモリは、 さらに、前記第1TMR素子の近傍に配置される第2電 流駆動線と、前記第2 TMR素子の近傍に配置される第 3電流駆動線とを備える。

線と前記第1ビット線の間に配置され、前記第2TMR 素子は、前記第3電流駆動線と前記第2ピット線の間に 配置され、前記第2及び第3電流駆動線は、前記第1及 び第2ビット線に直交している。

【0051】前記第1TMR累子に対するデータ書き込 みは、前配第1ビット線と前配第2電流駆動線に流れる 電流により発生する磁界により行われ、前記第2 TMR 素子に対するデータ書き込みは、前記第2ピット線と前 記第3電流駆動線に流れる電流により発生する磁界によ り行われる。

【0052】前記第2及び第3電流駆動線のうちの1つ は、前配第1ビット線と前配第2ビット線の間に配置さ

【0053】前記第1及び第2TMR素子に対するデー タ読み出しは、前記第1電流駆動線に検出抵抗を電気的 に接続し、前配検出抵抗の両端にかかる検出電圧を検出 することにより行う。

【0054】前記第1又は第2TMR紫子に対して書き 込みデータを上書きし、前記書き込みデータの上書き前 電気的に接続され、その接続点は、ソース線に共通に接 10 後において前記検出電圧に変化があった場合には、前記 第1又は第2TMR素子のデータは、前記書き込みデー タとは異なる値を有していると判断し、前記数を込みデ ータの上書き前後において前記検出電圧に変化がなかっ た場合には、前記第1又は第2TMR累子のデータは、 前記書き込みデータと同じ値を有していると判断する。 【0055】前記書き込みデータの上書きを行った後 に、再び、前配第1又は第2TMR素子に対して、前配 第1又は第2TMR紫子のデータを書き込む。

【0056】本発明の磁気ランダムアクセスメモリは、 ておくレジスタを備え、前記書き込みデータは、ピット Cとに、順次、前記TMR素子に書き込まれる。

【0057】前記複数ピットの書き込みデータを一時的 に記憶しておくレジスタを備え、前記書を込みデータ は、ピットでとに、順次、前記第1又は第2TMR素子 に掛き込まれる。

(0058)

【発明の実施の形態】以下、図面を参照しながら、本発 明の磁気ランダムアクセスメモリについて詳細に説明す

【0059】本発明の磁気ランダムアクセスメモリの特 徴は、1つのメモリセルに3値以上(又は複数ピット) のデータを記憶できるデバイス構造にある。ととで、メ モリセルは、TMR素子又はこれとスイッチ素子の組み 合せにより構成されるものとする。そこで、まず、TM R素子について説明する。

【0060】 [TMR紫子] データは、TMR紫子に、 磁化の状態(2つの磁性層のスピンの向きが平行か又は 反平行か)として記憶される。従来は、図34に示した 【0050】前記第1TMR素子は、前記第2電流駆動 40 ように、TMR素子は、基本的には、絶縁層 (トンネル パリア)とこれを挟み込む2つの磁性層により構成され Tute.

> 【0061】従って、TMR素子には、2値(1ビッ ト) データのみを記憶することができ、3値以上(又は 複数ピット)のデータを記憶することができなかった。 ここで、以下の説明を分かり易くするため、絶縁層 (ト ンネルバリア) とこれを挟み込む2つの磁性層の組み合 せを、"TMR層"と称することにする。

【0062】 このように、従来は、TMR素子が1つの 50 TMR層のみから構成されていたため、1つのメモリセ

(8)

ル(又はTMR素子)には、2値(1ビット)データし か記憶することができなかった。

【0063】 これに対し、本発明では、TMR累子を複 数のTMR層から構成し、これら複数のTMR層の磁化 の状態を制御することにより、1つのメモリセル(又は TMR電子) に対して、3値以上(又は複数ピット)の 'データを記憶させる。

【0064】なお、1つのTMR素子を構成する複数の TMR層は、例えば、互いに積み重ねられることによ り、当然に、1つにまとめられている。 [0085] TMR層は、例えば、図1及び図2に示す ような構造を有していることが望ましい。図1の構造 は、図34に示す構造と同じである。つまり、図1で は、下地と保護層の間に、図34のTMR素子(TMR

題) が配置されていると考えることができる。図2の様 造は、図1の強磁性層を、強磁性層/非磁性層/強磁性 問からなる三階構造に変えたものと考えることができ

【0086】強磁性層としては、特に制限はないが、例 率の大きいマグネタイト、CrO₂、RXMnO₃..。 (R: 希土類、X: Ca, Ba, Sr) などの酸化物 の他、NiMnSb、PtMnSbなどのホイスラー合 金などを用いることができる。

【0067】また、強磁性間には、Ag, Cu, Au, Al, Mg, Si, Bi, Ta, B, C, O, N, P d、Pt、Zr、Ir、W、Mo、Nbなどの非磁性元 素が多少含まれていても、強磁性を失わないかぎり、全 く問題ない。

磁性となってしまう。そこで、強磁性層の厚さは、少な くとも超常磁性とならない程度の厚さが必要である。具 体的には、強磁性層の厚さは、0.1mm以上、好まし くは、0、4nm以上100nm以下に設定される。 【0069】2つの磁性形(強磁性層)のうちの1つ は、磁化の状態 (スピンの向き) を固定することが望ま しい。このように、2つの磁性層のうちの1つを、硫化 の状態が固定された磁化固定圏として使用する場合に は、磁化固定層としての磁性層に反磁性層(反強磁性 **쩐)を隣接して配置する。**

【0070】この反磁性層は、磁化固定層が電流磁界の 影響を受け難くなるようにし、書き込み時の電流磁界に よって硫化固定層のスピンの向きが変化しないようにす る (磁化固定階でないもう1つの磁性層の磁化状態のみ を変える)役割を果たす。

【0071】反磁性層としては、例えば、Fe-Mn. Pt-Mn, Pt-Cr-Mn, Ni-Mn, Ir-M n, NiO, Fe, O, などを用いることができる。 【0072】図2の例では、強磁性周と非磁性間からな

込んだ構造を提案する。 強硬性層/非磁性層/強硬性層 からなる三層構造 (積層膜) は、例えば、Co (Co-Fe)/Ru/Co(Co-Fe), Co(Co-F e) /Ir/Co(Co-Fe) とすることができる。 【0073】とのような構造を用いると、2つの積層膜 のうちの1つを磁化固定階とした場合、掛き込み時に、 磁化固定層の磁化状態が電流磁界の影響をさらに受け難

くなり、その磁化状態が固定される。 [0074]図1及び図2のいずれのTMR間において 10 も、2つの磁性器(又は積層膜)のうちの1つを磁化固 定層として用いた場合には、もう1つの磁性層(又は積・ 層膜)は、磁気記録層として用いる。磁気記録層には、 反強磁性層が隣接して配置されておらず、磁気記録層の 磁化状態 (スピンの向き) は、書き込み時に発生する電 流磁界により変化させることができる。

[0075] 磁気記録層として、例えば、ソフト強磁性 **層/強磁性層からなる二階膜、又は、強磁性層/ソフト** 強磁性層/強磁性層からなる三層膜を使用した場合、並 びに、非磁性層により反弦磁性的な層間の相互作用が働 えば、Fe、Co、Ni又はこれらの合金、スピン分類 20 いている場合には、磁束が磁気配録圏内で閉じているた め、研術によるスイッチング研界の増大を抑えることが できる.

> 【0076】即ち、このような構造を採用することによ り、メモリセルサイズがサブミクロン以下になっても、 反磁界により電流磁界の消費電力が増大しないで済む、 という好ましい効果が得られる。

【0077】また、電流磁場配線に近い位置には、強強 性層/非磁性層/強磁性層からなる三層膜を配置すると とが望ましい。この三層膜 (ソフトな層) 上には、ソフ [0068] 強硬性間の厚さは、あまりに薄いと、超常 30 ト強磁性限/強磁性限からなる二限膜、又は、強磁性限 /ソフト強硬性層/強硬性層からなる三層腺を配響して

> [0078] 絶経層(トンネルバリア)としては、例え ば、Ala Os、SiOa、MgO、AlN、Bia O 3, MgF2, CaF1, SrTiO1, AlLaO3 などの誘電体を使用することができる。これらは、酸素 欠損、窒素欠損、フッ素欠損などが存在していてもかま

【0079】 結核圏 (トンネルバリア) の厚さは、でき 40 るだけ薄い方がよいが、特に、その機能を実現するため の決まった制限はない。但し、製造上、絶株層の厚さ は、10nm以下に設定される。

【0080】なお、本発明では、上述したように、図1 又は図2に示すようなTMR層を複数個積み重ね、1つ のTMR素子を構成している。これにより、磁気ランダ ムアクセスメモリにおいても、1つのメモリセル(又は TMR素子) に対して、3値以上(又は複数ピット)の データを記憶させることができる。

【0081】[第1実施の形態]図3は、本発明の第1 る2つの債階膜により絶縁層(トンネルバリア)を挟み 50 実施の形態に関わる磁気ランダムアクセスメモリのメモ リセルを示している。

【0082】半導体基板11上には、スイッチ素子とし てのMOSトランジスタQが形成される。MOSトラン ジスタQのゲート電極は、リードワード線12となって いる。MOSトランジスタQのソース拡散層13は、プ ラグ14を経由してソース線15に接続される。 【0083】MOSトランジスタQのドレイン拡散層1 6は、ブラグ17、19、21及び配線層18、20、

22を経由して、TMR素子に接続される。本例では、 TMR素子は、2つのTMR層TMR1, TMR2から 10 構成される。TMR素子は、配線器2.2とピット線(電 流駆動線)23の間に挟まれている。

【0084】TMR素子の直下には、電流駆動線 (ライ トワード線)24が配置される。電流駆動線24は、ビ ット線23が延びる方向(カラム方向)に対して垂直と なる方向(ロウ方向)に延びている。TMR 素子には、 ビット線23に流れる電流及び電流駆動線24に流れる 電流により生成される磁界によりデータが掛き込まれ

は、2つのTMR層TMR 1、TMR 2を縦方向に積み 重ねた構造(2階級積みTMR構造)を有している。と の場合、マクロ的には同じ構造を有する2つのTMR層 TMR1、TMR2の間に、非磁性導電圏を配置する。 【0086】但し、例えば、図5の例に示すように、1 つの反弦磁性層を、2つのTMR層TMR1, TMR2 で共有し、非磁性導電階を省略してもよい。

[0087] なお、本例では、TMR素子は、2つのT MR圏から構成され、TMR紫子に4値までのデータを 記憶できることを前提として説明したが、本発明は、3 30 1、TMR 2が受ける磁界の大きさを変えるには、例え つ以上のTMR層から構成されるTMR索子にも適用で きる。この場合、1つのメモリセルに5値以上のデータ を記憶させることができる。

【0088】図4に示すような縦積みTMR構造を採用 する場合、TMR層TMR 1、TMR 2は、マクロ的に は互いに同じ構造を有しているが、書き込み動作原理上 の理由から、TMR層TMR1, TMR2のアステロイ ド曲線は、それぞれ異なったものとなっている。

【0089】例えば、図38に示すように、ビット規例 のTMR局TMR1のアステロイド曲線は、実線で示す 40 的には、配線の中心からの距離に対する磁界の変化は、 ようになり、電流駆動線(ライトワード線)側のTMR 層TMR 2のアステロイド曲線は、点線で示すようにな る。つまり、TMR層TMR1、TMR2に、このよう な特性の相違を設けることにより、書き込み時に、TM R層TMR1, TMR2に選択的にデータを書き込める ようにする。

【0090】即ち、例えば、電流駆動線24に流れる電 流(又はその電流により生成される磁界)の強さを調整 し、まず、図38の黒丸の位置でTMR層TMR1にデ ータDATA1を書き込む。この時、TMR層TMR2 50 1. TMR2にかかる磁界を示している。

にも、データDATA1が書き込まれてしまう。 [0091] そとで、との後、例えば、電流駆動線24 に流れる電流(又はその電流により生成される磁界)の 強さをさらに調整し、図38の白丸の位置でTMR層T MR2にデータDATA2を書き込む。この時、磁界の 強さは、TMR個TMRIのデータを描き換えるために 十分な大きさを有していないため、TMR層TMR1に データDATA2が上書きされることはなく、データD ATA1がそのまま保持される。

【0092】 このように、TMR層TMR2に対するデ ータ書き込みに必要な磁界は、TMR層TMR 1 に対す るデータ書き込みに必要な磁界よりも小さいため、書き 込みに強い磁界を必要とするTMR層から弱い磁界で十 分なTMR層に向かって順次書き込みを実行していくと とにより、複数のTMR層に選択的にデータを書き込む ことができる。

[0093]以上の例は、2つのTMR層TMR1、T MR2の位置が、それぞれビット線23及び電流駆動線 24からほぼ同じ距離にある場合に適用される。 つま 【0085】本例では、図4に示すように、TMR業子 20 り、2つのTMR欄TMR1、TMR2は、同じ大きさ の磁界を受けることを前提としている。

【0094】また、上述の書き込み動作原理は、TMR 層TMR 1、TMR 2が受ける磁界の大きさをほぼ同じ とし、TMR層TMR1、TMR2のアステロイド曲線 を変えることを前提とするが、これに代えて、TMR層 TMR 1. TMR 2のアステロイド曲線をほぼ同じと し、TMR層TMR1、TMR2が受ける磁界の大きさ を変えるようにしてもよい。

【0095】なお、唇を込み動作時に、TMR層TMR ば、TMR層TMR1、TMR2を、ピット線23又は 電流駆動線24からの距離が実質的に異なる位置にそれ ぞれ配置すればよい。この場合においても、複数のTM R層に遺択的にデータを書き込むことができる。 【0096】 これを具体的に示したのが図6及び図7で

as.

する.

【0097】図8は、半径aの円柱の中心からの距離で と円周方向の磁界Hrとの関係を示している。

【0098】実際の配線は、矩形を有しているが、概略 円柱配線を用いた場合のそれで近似できる。このような 近似を行った場合、配線の外側においては、円周方向の 磁界Hrは、円柱の中心からの距離rに反比例して減少

【0099】との現象(配線に流れる気流により生成さ れる磁界の位置依存性)を利用すれば、2つのTMR層 TMR1, TMR2に、それぞれ別々にデータを書き込 むことができる。

【0100】図7は、書き込み動作時にTMR層TMR

【0101】例えば、TMR樹TMR1, TMR2の縦 方向距離をしとすれば、TMR層TMR1にデータを書 き込む場合には、電流1xにより生成される研界の影響 が大きく、電流lyにより生成される磁界の影響は、間 稿 t やTMR樹TMR2の厚さなどにより電流しyが流 れる配線とTMR槽TMR 1との距離が長くなるため に、小さくなる。

[0102]また、TMR層TMR2にデータを書き込 む場合には、電流lyにより生成される磁界の影響が大 きく、電波 | x により生成される磁界の影響は、間隔 t 10 夕を独立に検出する方法(読み出し動作原理)について やTMR間TMR 1の度さなどにより電流 1 xが流れる 配線とTMR層TMR2との距離が長くなるために、小 さくなる.

【0103】 CCで、TMR個TMR1、TMR2にデ -タを書き込む(スピンの向きを変える)ためには、T MR層TMR1. TMR2が位置するポイントで、電流 1xにより生成される磁界の大きさと電流 1yにより生 成される磁界の大きさが等しくなければならないとする と、例えば、TMR層TMR1にデータを書き込む際に は、TMR層TMR1の位置で、電流1xにより生成さ 20 れる磁界の大きさと電流しyにより生成される磁界の大 きさが等しくなければならない。

【0104】 このようにするためには、書き込み電流】 yを書き込み電流Ixよりも大きくする必要がある。 【0105】例えば、図示するように、電流 l x が流れ る配線とTMR層TMR1との距離、TMR層TMR 1、TMR 2同士の距離、及び、電流 l y が流れる配線 とTMR間TMR2との距離が、それぞれ、 tであると すると、電流!xが流れる配線とTMR層TMR1との 距離は、t、電流lyが流れる配線とTMR間TMR1 30 【0113】この場合、TMR間TMR1、TMR2の との距離は、2 t となるため (TMR素子の厚さは、無 祝する)、図6の関係式(1)より、 1y = 2×1 x とすれば、合成磁界は、図38のアステロイド曲線 の外側の風丸の位置となり、TMR層TMR1にデータ を得き込むことができる。

【0106】 この時、 TMR層TMR2 に対しては、 合 成磁界がアステロイド曲線の内側の位置となるようにす れば、TMR層TMR2にデータが書き込まれることは tru.

【0107】同様に、例えば、TMR層TMR2にデー 40 【表1】

特開2002-246567 16

タを書き込む際には、 | x = 2 × | y とし、合成磁 ・界が、図38のアステロイド曲線の外側の黒丸の位置と なるようにすればよい。但し、本例では、TMR層TM R1. TMR2のアステロイド曲線は、同一であると仮 定している。

【0108】次に、メモリセルを構成するTMR素子が 直列接続された2つのTMR層TMR1、TMR2から なる場合に、各TMR層TMR1、TMR2の抵抗値。 即ち、各TMRMTMR1、TMR2に記憶されたデー

(0109)図8は、TMR層のMR比[%]と抵抗R 「Q」の接合面積依存性を示している。

【0110】同図に示すように、MR比は、接合面積に 依存しないが(実線)、抵抗値Rは、接合面積に依存す ると共に、トンネルバリアとしての絶縁層の厚み(ここ では、AIOxの厚み) に応じて変化する(点線)。 【0111】CCで、TMR層TMR1、TMR2のM R比をそれぞれ50%とし、磁化の状態が同じ場合にお けるTMR層TMR1、TMR2の抵抗値に関しては、 TMR層TMR1のそれがTMR層TMR2のそれの2 倍であると仮定して、具体的な読み出し動作原理につい て考える。

【0112】なお、このような条件については、例え ば、TMR層TMR2のトンネルバリアの厚さを、TM RMTMR 1のトンネルバリアの厚さよりも薄くするこ とにより、また、TMR層TMR2の接合面積を、TM R勝TMR1の接合面積よりも大きくすることにより、 実現することができる。

抵抗値を検出するための検出回路の等価回路は、図9に 示すように、簡単化することができる。

【0114】TMR層TMR1、TMR2は、磁化の状 態に応じて、それぞれ、2つの状態(高抵抗値Hig h) 及び低抵抗値 (Low) をとることができるため、 TMR層TMR1, TMR2の抵抗値R+ w s i , R Twaょは、硫化の状態に応じて、表1に示すようにな 3. (0115)

17 18 RTMR RTMR2 高抵抗使High 低抵抗值 Low

Vo=(Rs+VI/(Rs+RTMR1+RTMR2)

V=1.R8=42#82 VLL=4/(4+2+1)=0.57 VLH=4/(4+2+2)=0.5 VHL=4/(4+4+1)=0.44 VHH=4/(4+4+2)=0.4 VLL-VLH=0.07 VLH-VHL=0.08

VHL-VHH=0.04 抵抗変化による4億レベルの検出

【0116】即ち、TMR層TMR1の抵抗値R TWRI は、"2" 又は"4" となり、TMR層TMR 2の抵抗値RT m R 2 は、"1" 又は "2" となる。ま た、検出抵抗Rsの抵抗値は、"4"であるとする。 【0117】 この時、TMR層TMR1、TMR2の磁 (Lの状態 (データ "0"、"1" に対応) に応じて、T MR層TMR1、TMR2の抵抗値R+ u * 1 . R Tun 2 の組み合せは、4 通り、即ち、O RTun 1 = 2 (Low), R_{T M R 2} = 1 (Low), ② R 20 3の他路と接地点との間に接続される。 THE : = 2 (LOW). RTHE = = 2 (Hig h), (3R m m i = 4 (High), R m m z = 1 (Low), & RTNR1 = 4 (High), R THE = = 2 (High)、考えられる。

【0118】この4通りの場合に対応する検出電圧Vo E, Enen, VLL, VLH, VHL, VHHL+5 と、読み出し電圧Voを1Vとしたときには、VLL= 57V, VLH=0. 5V, VHL=0. 44V. VHH=0.4Vとなる。

=70mV, VLH-VHL=60mV, VHL-VH H=40mVであり、これだけの差があれば、十分に、 各検出電圧(4億データ)を検出することができる。 【0120】なお、検出抵抗Roの抵抗値を、TMR層 TMR1, TMR2の抵抗値R_{TMR1}, R_{TMR1}の 合計値(4通り)の平均(合計平均抵抗値)にできるだ け近い値とすれば、最大の検出電圧を得ることができ 3.

【0121】ととろで、上述の書き込み動作原理及び読 R層を用い、4値レベルのデータの書き込み/読み出し について説明したが、直列接続されるTMR層の数を 3、4、5・・・と増やすてとにより、例えば、5値レ ベル以上のデータの書き込み/読み出しを行うこともで **

【0122】図10は、本発明の関わる磁気ランダムア クセスメモリのメモリセルアレイ部の同路機成の一例を 示している。

【0123】制御信号φ1、φ31、φ32、φ33 は、NチャネルMOSトランジスタQN1、QN31、 50 れる。

QN32、QN33のオン/オフを制御して、ビット線 BL1、BL2、BL3に電流を流すか否かを決定す ピット線BL1、BL2、BL3の一線(Nチャネ ルMOSトランジスタQN1側)には、電流駆動電源2 5が接続される。電流駆動電源25は、ピット線BL BL2、BL3に電源電位Vyを供給する。 [0124] NチャネルMOSトランジスタQN31, QN32, QN33は、ピット線BL1、BL2、BL

【0125】そして、雷き込み動作時においては、制御 信号φ1が "H" レベルとなり、かつ、制御信号φ3 1, φ32, φ33のうちの1つが "H" レベルとな る。例えば、メモリセルMC1のTMR素子 (TMR層 TMR1) に対して書き込みを行う場合には、図11の タイミングチャートに示すように、制御信号の1. 63 1が "H" レベルとなるため、ビット線BL1に配流が 流れる。この時、制御信号 641, 642, 643は、 "L" レベルとなっている。

【0119】また、各検出電圧の差は、VLL-VLH 30 【0126】また、Vx1は、"1" -響き込みのため の電流駆動電源電位であり、Vx2は、"0"~巻き込 みのための電流駆動電源電付である。

【0127】例えば、"1" - 書き込み時には、図11 に示すように、制御信号φ5. φ11が "H" レベルに なる。 Cの時、制御信号 66、 612は、 "L" レベル となっている。このため、ライトワード線WWL1に は、左から右(電流駆動電源28から接近点)に向かっ て電流が流れる。従って、ビット線BL1とライトワー F線WWL1の交点に配置されるメモリセルMC1のT み出し動作原理の説明では、直列接続された2つのTM 40 MR素子(TMR層TMR1)に"1"ーデータが響き 込まれる.

> (0128)また、"0" - 書き込み時には、図11に 示すように、制御信号 o 6 . o 1 1 が "H" レベルにな る。 との時、制御信号 φ5 、 φ12 は、 "L" レベルと なっている。このため、ライトワード線WWL1には、 右から左(接地点から電流駆動電源27)に向かって電 流が流れる。従って、ピット線BL1とライトワード線 ₩WL1の交点に配置されるメモリセルMC1のTMR **紫子(TMR層TMR1)に "0" ーデータが書き込ま**

【0129】 このように、書き込み動作時において、制 御信号の1は、ピット線に駆動電流を流すために用いら れ、制御信号φ31、φ32、φ33は、駆動電流を流 すビット線を決定するために用いられる(本例では、ビ ット線に流れる駆動電流の向きは、一定であるとしてい る。)。また、制御信号の5、の6は、ライトワード線 に流れる電流の向き(本例では、掛き込みデータに対 広)を制御し、制御信号φ11, φ12は、駆動電流を 流すライトワード線を決定する。

[0130]本例では、説明を簡単にするため、3×2 10 MR1には、所定のデータが書き込まれる。なお、この のメモリセルアレイを前提としている。ここで、ライト ワード線WWL1, WWL2とピット線BL1, BL 2. BL3の交点には、それぞれ、メモリセル(具体的 には、2つのTMR層TMR1、TMR2からなるTM R素子) が配置されている。

【0131】 CCで、メモリセル (TMR紫子) MC1 **に記憶されたデータを読み出すためには、制御信号 02** 1, ゆ22, ゆ41, ゆ42, ゆ43を、以下のように

【0132】即ち、競み出し動作時には、リードワード 20 っている点にある。 ・線RWL 1 に与える制御信号 φ 2 1 を "H" レベルに し、リードワード線RWL1に繋がるNチャネルMOS トランジスタをオン状態とする。この時、他のリードワ - F線RWL 2 に与える制御信号 φ 2 2 は、 "L" レベ ルとなっている。

【0133】また、制御信号φ41を"H"レベルと し、他の制御信号 o 4 2, o 4 3 を "L" レベルとする と、読み出し電源28から、メモリセルMC1(Nチャ ネルMOSトランジスタ及びTMR業子)、ビット線B 抵抗Rsを経由して、接地点に向かって、駆動電流が流

【0134】つまり、例えば、図9に示した読み出し動 作原理により、検出抵抗Rsの両端には、メモリセルM C1のデータ値に応じた検出電圧Voが発生する。この 検出電圧Voを、例えば、センスアンプS/Aにより検 出することにより、メモリセル (TMR素子)のデータ を読み出すことができる。

【0135】図11及び図12は、図10のメモリセル MC1に対する事を込み動作波形を示している。

【0138】CCで、メモリセルMC1は、直列接続さ れた2つのTMR個TMR1, TMR2を有し、TMR 層TMR1, TMR2のアステロイド曲線は、図38に 示すようになっていると仮定する。

【0137】まず、TMR層TMR1に対するデータ掛 き込みを実行する(図11)。

【0138】制御信号φ1, φ31を "H" レベルと し、ピット線BL1に電流を流すと共に、"1" - 書き 込み時には、制御信号φ5, φ11を "H" レベルと

"H"レベルとして、ライトワード線WWL] に右向き 又は左向きの電流を流す。

特開2002-246567

[0139] そして、メモリセルMC1のTMR素子 に、ライトワード線WWL1及びピット線BL1に流れ る電流により生成される合成磁界を与える。この時、合 成磁界は、TMR層TMR 1のアステロイド曲線(図3 8の実報)の外側、例えば、黒丸の位置にくるように設 定する。

【0140】その結果、メモリセルMC1のTMR層T 時、同時に、メモリセルMC1のTMR層TMR2に も、所定のデータが書き込まれる。

【0141】 この後、TMR層TMR2に対するデータ 掛き込みを実行する(図12)。

【0142】TMR層TMR2に対するデータ書き込み 動作が、TMR層TMR1に対するデータ書き込み動作 と相違する点は、制御信号 φ 1 , φ 1 1 の "H" レベル が、TMR層TMR 1 に対するデータ書き込み動作の場 合の制御信号 o 1. o 11の "H" レベルの1/2にな

[0143] この場合に、制御信号φ1, φ31を "H"レベルとし、ビット線BL1に電流を流すと共 に、"1" -書き込み時には、制御信号の5, の11を "H" レベルとし、"O" -書き込み時には、制御信号 **ゅ**8, φ11を "H" レベルとして、ライトワード線W WL 1に右向き又は左向きの電流を流し、メモリセルM C1のTMR素子に、ライトワード線WWL1及びビッ ト線BL 1 に流れる電流により生成される合成磁界を与 えると、合成磁界は、TMR層TMR2のアステロイド L1、NチャネルMOSトランジスタQN41及び検出 30 曲線(図38の点線)の外側であって、かつ、TMR階 TMR1のアステロイド曲線(図38の実線)の内側、 例えば、白丸の位置にくる。

> 【0144】その結果、メモリセルMC1のTMR層下 MR 2には、所定のデータが書き込まれる。なお、この 時、メモリセルMC1のTMR用TMR1の硬化の状態 (データ)は、変わることがないため、既に、書き込み が終了したTMR層TMR 1のデータが破壊されること はない。

【0145】 このように、TMR層TMR1、TMR2 40 が図38に示すようなアステロイド曲線を有する場合、 TMR層TMR1、TMR2に選択的にデータを書き込 むことができる。また、読み出し時には、TMR層TM R1, TMR2の磁化の状態("1"又は"0")に対 応した4種類の検出電圧Voが、例えば、センスアンブ S/Aにより、4段階の電圧レベルVoutに変換され る。また、4段階の電圧レベルVoutを基準電圧と比 較することにより、この電圧レベルVoutを2ピット データに変換することができる。

【0146】なお、本例では、1メモリセル内のTMR し、"O" -書き込み時には、制御信号φ6, φ11を 50 素子が2つのTMR層TMR1, TMR2から構成さ

れ、この2つのTMR層TMR1, TMR2のアステロ イド曲線が互いに異なる場合を前提としたが、例えば、 図7で説明したように、同じアステロイド曲線を持つ2 つのTMR階を用いた場合においても、これら2つのT MR層の相対的な位置を変え、2つのTMR層にかかる 磁界の強度に差をつけても、同様の効果を得ることがで きる。この場合には、書き込み電流を調整することによ り、2つのTMR層のどちら側からも書き込みを実行で

21

アクセスメモリのデバイス構造及びその製造方法につい て説明する。

[0148] 図13及び図14は、本発明の第1実施の 形態に関わる磁気ランダムアクセスメモリのデバイス構 造を示している。

【0149】との磁気ランダムアクセスメモリは、図3 において説明した磁気ランダムアクセスメモリを詳細に 示したものと考えることができる。ここで、図13及び 図14においては、図3と同一の部分には、同じ符号を 付してある。

【0150】半導体基板11内には、STI (Shallow Trench Isolation) 構造を有する素子分離圏3 0が配 置される。素子分離層30は、複数の素子領域を電気的 に分離している。なお、本例では、素子分離層30は、 ST1構造であるが、その他の構造(例えば、LOCO S構造) であってもよい。

【0151】半導体基板11上の素子領域内には、スイ ッチ素子としてのMOSトランジスタが形成される。M OSトランジスタのゲート電極は、リードワード線12 となっている。MOSトランジスタのソース拡散層13 30 に、絶縁層34を形成する。PEP及びRIEを用い は、ブラグ14を経由してソース線(接地線)15に接 続される。

【0152】MOSトランジスタのドレイン拡散層16 は、ブラグ17、19、21及び配線層18、20、2 2を経由して、縦鎖みTMR素子31に接続される。 【0153】プラグ17は、例えば、不純物を含んだ導 電性ポリシリコン膜や、金属膜などから構成され、プラ グ19.21及び配線圏18.20.22は、例えば、 アルミニウム、銅などの金属膜から構成される。

MR層から構成される。この軽積みTMR素子31は、 例えば、図4、図5 に示すような構造を有している。T MR素子31は、配線層 (ローカルインターコネクト配 線) 22とピット線23の間に挟まれている。

【0155】TMR素子31の直下には、電流駆動線2 4が配置される。電流駆動線24は、ピット線23が延 びる方向(カラム方向)に対して垂直となる方向(ロウ 方向)に延びている。TMR素子31には、ピット線2 3に流れる電流及び電流駆動線24に流れる電流により 生成される磁界によりデータが審き込まれる。

【0156】次に、図13及び図14の磁気ランダムア クセスメモリの製造方法について説明する。 [0157]まず、図15及び図16に示すように、P

(12)

EP (Photo Engraving Process), CVD (Chemica 1 Vapour Deposition), CMP (Chemical Mechanic alPolishing)などの周知の方法を用いて、半導体基板 11内に、STI構造の素子分離層30を形成する。 【0158】また、業子分離層30に取り囲まれた業子 領域内にMOSトランジスタを形成する。この後、CV 【0147】次に、本実施の形態に関わる磁気ランダム 10 D法により、MOSトランジスタを完全に覆う絶縁層3 2を形成する、PEP及びRIE (Reactive Ion Etchi ng)を用いて、絶縁層32内に、MOSトランジスタ のソース拡動層13及びドレイン拡散層18に達するコ

> 【0159】また、絶縁磨32上に、コンタクトホール を完全に満たす導電材(例えば、不純物を含む導電性ポ リシリコン膜、金属膜など)を形成する。そして、CM Pにより導電材を研磨し、コンタクトプラグ14, 17

ンタクトホールを形成する。

20 【0160】次に、図17及び図18に示すように、C V D法を用いて、絶縁層32上に、絶縁層33を形成す る。PEP及びRIEを用いて、絶縁層33内に、配線 溝を形成する。スパッタ法により、絶縁層33上に、配 線溝を完全に満たす導電材(例えば、アルミニウム、個 などの金属膜)を形成する。この後、CMPにより導電 材を研磨し、配線15、18を形成する。

[0161]なお、配線15は、ソース線(接地線)と して機能する。

【0162】続けて、CVD法を用いて、絶縁層33上 て、絶縁間34内に、バイアホール (via hole) を形成 する。スパッタ法により、絶縁層34上に、バイアホー

ルを完全に満たす導電材(例えば、アルミニウム、細な どの金属膜)を形成する。この後、CMPにより導電材 を研磨し、ブラグ19を形成する。

【0163】次に、図19及び図20に示すように、C VD法を用いて、絶縁層34上に、絶縁層35を形成す る。PEP及びRIEを用いて、絶縁層35内に、配線 溝を形成する。スパッタ法により、絶縁層35上に、配 【0154】TMR素子31は、擬積みされた複数のT 40 線渦を完全に満たす導電材(例えば、アルミニウム、銅 などの金属膜)を形成する。この後、CMPにより導電

材を研磨し、配線20、24を形成する。

【0164】なお、配線24は、書き込み動作時に磁界 を発生させるための電流を流す電流駆動線として機能す

[0165] 続けて、CVD法を用いて、絶縁層35上 に、絶縁層36を形成する。PEP及びRIEを用い て、絶縁層36内に、バイアホールを形成する。スパッ タ法により、絶縁暦36上に、バイアホールを完全に溢

50 たす導電材 (例えば、アルミニウム、銅などの金属膜)

を形成する。Cの後、CMPにより導電材を研磨し、ブ ラグ21を形成する。

【0166】 CCで、絶株階36の厚さ(又はブラグ2 1の高さ)は、配線(電波駆動線)24とTMR業子の 距離を決定する。磁界の強さは、上述したように、距離 に反比例して減少していくため、TMR素子を配線(電 流駆動線)24にできるだけ近づけ、小さな駆動電流に よりデータの書き換えが行えるようにすることが望まし い、よって、絶縁個36の厚さは、できるだけ薄くす

【0167】次に、図21及び図22に示すように、C V D法を用いて、絶縁層36上に、絶縁層37を形成す る。PEP及びR1Eを用いて、絶縁暦37内に、配線 溝を形成する。スパッタ法により、絶縁階37上に、配 線溝を完全に満たす導電材(例えば、アルミニウム、銅 などの金属膜)を形成する。この後、CMPにより導電 材を研磨し、配線 (ローカルインターコネクト配線) 2 2を形成する.

【0168】次に、図23及び図24に示すように、C VD法を用いて、例えば、反弦磁性層、強磁性層、トン 20 グ19、21及び配線層18,20,22Aは、例え ネルバリア、非磁性導電層からなる積層膜を形成する。 この後、これら積階級をパターニングし、縦積みTMR 素子31を形成する。

【0169】次に、図25及び図26に示すように、C VD法を用いて、TMR素子31を覆う絶縁層を形成し た後、例えば、CMP法によりTMR素子31上の絶縁 層を除去し、TMR素子31の側面を覆う絶縁層を形成 する。また、スパッタ法により導電階を形成し、この導 電暦をエッチングすることにより、TMR素子3 1に接 触し、かつ、リードワード報12に直交するビット線 30 報23が延びる方向(カラム方向)に対して垂直となる (電流駆動線) 23を形成する。

【0170】以上の工程により、図13及び図14の磁 気ランダムアクセスメモリが完成する。

【0171】 [第2実施の形態] 図27は、本発明の第 2.実施の形態に関わる磁気ランダムアクセスメモリを示 す平面図である。図28は、図27のXXV | 11-X XVIII線に沿う断面図である。

【0172】本実施の形態に関わるデバイス構造の特徴 は、第一に、共通ビット報23の上下にTMR累子を配 取している点、第二に、カラム方向に隣接する2つのメ 40 【0181】ブラグ17は、例えば、不純物を含んだ導 モリセルが1つのソース拡散層13及び1つのソース線 15を共有している点にある。 これら2つの特徴のいづ れについても、メモリセル面積の縮小という効果を得る ことができる.

【0173】半導体基板11内には、STI(Shallow Trench Isolation) 構造を有する素子分離層3 0が配 置される。素子分離層30は、複数の素子領域を電気的 に分離している、なお、本例では、素子分離層30は、 ST!構造であるが、その他の構造(例えば、LOCO S構造) であってもよい。

【0174】半導体基板11上の紫子領域内には、スイ ッチ素子としてのMOSトランジスタが形成される。M OSトランジスタのゲート電極は、リードワード線12

となっている。本例では、1つの素子領域内に、2つの MOSトランジスタが配置される。また、これら2つの MOSトランジスタは、1つのソース拡散局13を共有 している。

[0175] また、MOSトランジスタのソース拡散層 13は、プラグ14を経由してソース線(接地線)15 10 に接続される。即ち、本例では、カラム方向に隣接する 2つのメモリセルは、1つのソース拡散局13及び1つ のソース線15を共有している。

[0176]ソース拡散暦13を共有する2つのMOS トランジスタのうちの一方に関しては、そのドレイン拡 枚層16は、ブラグ17, 19, 21及び配線層18, 20, 22Aを経由して、TMR素子31Aに接続され 3.

【0177】プラグ17は、例えば、不純物を含んだ導 電性ポリシリコン膜や、金属膜などから構成され、ブラ ば、アルミニウム、銅などの金属膜から構成される。ま た、TMR素子31Aは、例えば、図4及び図5に示す ような報積みTMR素子でもよいし、図34に示すよう な通常のTMR素子でもよい。

【0178】TMR紫子31Aは、配線圏 (ローカルイ ンターコネクト配線) 22Aと共通ビット線23の下面 との間に配置されている。

【0179】TMR素子31Aの直下には、電流駆動線 24Aが配置される。電流駆動線24Aは、共通ビット 方向(ロウ方向)に延びている。TMR業子31Aに は、共通ビット線23に流れる電流及び電流駆動線24 Aに流れる電流により生成される磁界によりデータが書

【0180】ソース拡散励13を共有する2つのMOS トランジスタのうちの他方に関しては、そのドレイン拡 散暦16は、ブラグ17、19、21、21' 及び配線 暦18,20、22B、22Cを経由して、TMR業子 31Bに接続される。

電性ポリシリコン膜や、金属膜などから構成され、ブラ グ19, 21, 21、及び配線圏18, 20, 22B. 22 Cは、例えば、アルミニウム、銅などの金属膜から 構成される。また、TMR素子31Bは、例えば、図4 及び図5に示すような縦積みTMR業子でもよいし、図 34に示すような通常のTMR紫子でもよい。

[0182] TMR業子31Bは、配線器(ローカルイ ンターコネクト配線) 22 Cと共通ビット線23の上面 との間に配置されている。

50 【0183】TMR素子31Bの直上には、電流駆動線

24Bが配置される。電流駆動線24Bは、共通ビット 線23が延びる方向(カラム方向)に対して垂直となる 方向(ロウ方向) に延びている。TMR素子31Bに は、共通ビット線23に流れる電流及び電流駆動線24 Bに流れる電流により牛成される研界によりデータが事

[0184]なお、本例では、TMR素子31A, 31 Bは、半導体基板11の上方から見た場合に、互いにオ ーバーラップ (完全一致) しているが、例えば、部分的 プレないような位置に設けてもよい。

【0185】 このように、本実施の形態に関わるデバイ ス構造では、共通ビット線23の上下にTMR素子が配 置されている。この場合、共通ビット線23の下面側に 配置されるTMR素子並びにこれとドレイン拡散層16 を結ぶ配線及びプラグに関しては、例えば、上述の第1 実施の形態に関わるデバイス構造と同一の構造をそのま ま採用できる。

【0186】一方、共通ビット線23の上面側に配置さ ぶ配線及びプラグに関しては、共通ビット線23とプラ グ21' が接触しないように、配線 (ローカルインター コネクト配線) 22B, 22Cのパターンを工夫する必 要がある。要は、配線22B、22Cを用いて、ブラグ 21'の位置をずらし、ブラグ21'が共通ビット線2 3とオーバーラップしないようにすればよい。

【0187】また、2つのメモリセルで1つのソース線 (接地線) 15を共有している。この場合、電波駆動線 24Aをソース線15上に配置することができる。ま 周) に形成される。つまり、本例では、各配線を無駄な スペースなしに配置することができ、メモリセル面積の 縮小に貢献できる。

[0188] なお、電流駆動線24A、24Bは、TM R素子31A、31Bにできるだけ近い位置に配置する ことが望ましい。また、本例では、電流駆動線2 4 A。 24Bは、TMR素子31A、31Bの直下又は直上に 配置されているが、例えば、電流販動線24A、24B の位置とTMR素子31A、31Bの位置が多少ずれて いても全く問題はない。

(0189)また、図27の平面図においては、配線2 2B. 22Cのパターンやブラグ21, 21'の位置を 分かり易くするため、ビット線23の一部を省略してい る。同図において、配線22B、22Cは、ハッチング で示し、ブラグ21、21'は、点線で示している。 【0190】なお、電流駆動線24A、24Bのいずれ

か一方のみを用いて、共通ビット線23の上下に配置さ れた2つのTMR禁子31A、31Bに対する掛き込み を行ってもよい。との場合には、書き込みに使用する電 治駆動線からの距離が追いほうのTMR素子に対して書 50 【0198】また、MOSトランジスタのソース拡散層

き込みを実行する際には、大きな電流により強い磁界を 発生させるか、又は、そのTMR素子の磁界に対する感 度を高くすればよい。

【0191】本頭の第2実施の形態に関わる磁気ランダ ムアクセスメモリにおいても、1つのメモリセルに3値 以上(又は複数ビット)のデータを記憶できると共に、 ビット線の上下にTMR紫子(1層TMR構造又は複数 層の縦續みTMR構造のいずれでもよい)を配置した り、互いに隣接する2つのメモリセルでソース線を共有 にオーバーラップしていても、また、全くオーバーラッ 10 したりすることで、メモリセルの面積を縮小することが **783.**

> 【0192】[第3実施の形態] 図29は、本発明の第 3 実施の形態に関わる磁気ランダムアクセスメモリを示 す平面図である。図30は、図29のXXX-XXX線 に沿う斯面図である。

【0193】本実施の形態に関わるデバイス構造の特徴 は、上述の第2実施の形態におけるデバイス構造の2つ の特徴を含むと共に、さらに、1カラム内に、複数(本 例では、2つ)の共通ビット線23A、23Bを配置 れるTMR素子に並びにこれとドレイン拡散階18を結 20 し、1つのMOSトランジスタと複数の共通ビット線2 3A、23Bの間に、複数のTMR素子を配置した点に 特徴を有している。 【0194】本例では、1カラム内に配置される複数の

共道ビット線23A、23Bは、異なる配線層に形成さ れ、第1層目の共通ビット線23Aとその上の第2層目 の共通ビット線23 Bに分けられる。第1 周目の共通ビ ット線23Aとその上の第2層目の共通ビット線23B は、本例では、互いに完全にオーバーラップしている。 但し、第1層目の共通ビット線23Aとその上の第2層 た、電流照動線24Aは、配線20と同じレベル(配線 30 目の共通ビット線23Bは、一部のみにおいてオーバー ラップしていても、又は、全くオーバーラップしていな くてもよい。

> 【0195】また、本例では、1カラム内の複数のビュ ト線23A, 23Bは、互いに異なる配線層に配置した が、同一の配線層に配置してもよい。

【0196】具体的なデバイス構造について述べる。半 導体基板 1 1内には、STI (Shallow Trench Isolat ion)構造を有する素子分離圖30が配置される。 素子 分離層30は、複数の紫子領域を電気的に分離してい 40 る、なお、本例では、紫子分離層30は、STI構造で あるが、その他の構造(例えば、LOCOS構造)であ ってもよい、

【0197】半導体基板11上の索子領域内には、スイ ッチ素子としてのMOSトランジスタが形成される。M OSトランジスタのゲート電極は、リードワード線12 となっている。本例では、1つの素子領域内に、2つの MOSトランジスタが配置される。また、これら2つの MOSトランジスタは、1つのソース拡散器13を共存 している.

(15)

13は、ブラグ14を経由してソース線(接地線)15 に接続される。即ち、本例では、カラム方向に隣接する 2つのメモリセルは、1つのソース拡散圏13及び1つ のソース級15を共有している。

【0199】ソース拡散樹13を共有する2つのMOS トランジスタのうちの一方に関しては、そのドレイン拡 散暦18は、ブラグ17、19、21及び配線階18、 20, 22Aを経由して、TMR素子31Aに接続さ れ、かつ、プラグ17、19、21、21、38及び 配線器 18,20,22A,22C',22Dを経由し 10 2階目の共通ビット線23Bの上面との間に配置されて て、TMR紫子31Cに接続される。

[0200] プラグ17は、例えば、不純物を含んだ導 電性ポリシリコン膜や、金属膜などから構成され、ブラ グ19.21,21',38及び配線層18,20.2 2A, 22C', 22Dは、例えば、アルミニウム、銅 などの金属膜から構成される。また、TMR素子31 A. 31Cは、例えば、図4及び図5に示すような縦鎖 みTMR素子でもよいし、図34に示すような通常のT

【0201】TMR素子31Aは、配線階(ローカルイ 20 24Cが配置される。電流駆動線24Cは、共通ビット ンターコネクト配線) 22 Aと第1層目の共通ビット線 23Aの下面との間に配置され、TMR素子31Cは、 配線圏 (ローカルインターコネクト配線) 22 Dと第2 周目の共通ビット線23Bの下面との間に配置されてい 3.

【0202】TMR素子31Aの直下には、電流駆動線 24 Aが配置される。電流駆動線24 Aは、共通ビット 線23A、23Bが延びる方向(カラム方向) に対して 垂直となる方向 (ロウ方向) に延びている。 TMR素子 31Aには、共通ピット級23Aに流れる電流及び電流 30 た、全くオーバーラップしないような位置に設けてもよ 駆動線2 4 Aに流れる電流により生成される磁界により データが掛き込まれる。

【0203】TMR索子31Cの直下には、電流駆動線 24 Bが配置される。電流駆動線24 Bは、共通ビット 線23A、23Bが延びる方向(カラム方向)に対して 垂直となる方向 (ロウ方向) に延びている。 TMR素子 31 Cには、共通ビット線23 Bに流れる電流及び電流 駆動線24Bに流れる電流により生成される磁界により データが書き込まれる。

トランジスタのうちの他方に関しては、そのドレイン拡 数暦16は、ブラグ17、19、21、21、及び配線 層18, 20, 22B, 22Cを経由して、TMR素子 31Bに接続され、プラグ17、19、21、21'、 38, 39及び配線階18, 20, 22B, 22C, 2 2E, 22E' を経由して、TMR素子31Dに接続さ ħ3.

【0205】プラグ17は、例えば、不純物を含んだ導 電性ポリシリコン膜や、金属膜などから構成され、ブラ グ19, 21, 21', 38, 39及び配線階18, 2 50 ネクト配線) 22B, 22C, 22E, 22E' のバタ

O, 22B, 22C, 22E, 22E' は、例えば、ア ルミニウム、銅などの金属膜から構成される。また、T MR素子31B、31Dは、例えば、図4及び図5に示 すような縦續みTMR素子でもよいし、図34に示すよ うな通常のTMR素子でもよい。

[0206] TMR素子31Bは、配線層 (ローカルイ ンターコネクト配線) 22 Cと第1周目の共通ビット線 23Aの上面との間に配置され、TMR素子31Dは、 配線船 (ローカルインターコネクト配線) 22 E' と第

【0207】TMR素子31Bの直上には、電流駆動線 24Bが配置される。電流駆動線24Bは、共通ビット 税23A、23Bが延びる方向(カラム方向)に対して 垂直となる方向 (ロウ方向) に延びている。 TMR素子 31Bには、共通ビット報23Aに流れる電流及び電流 駆動線24Bに流れる電流により生成される磁界により データが書き込まれる。

【0208】TMR素子31Dの直上には、電波駆動線 線23A, 23Bが延びる方向 (カラム方向) に対して 垂直となる方向 (ロウ方向) に延びている。 TMR素子 31 Dには、共通ビット線23 Bに流れる電流及び電流 駆動線24 Cに流れる電流により生成される磁界により データが得き込まれる。

[0209]なお、本例では、TMR素子31A, 31 B. 31C. 31Dは、半導体基板11の上方から見た 場合に、互いにオーバーラップ (完全一致) している が、例えば、部分的にオーバーラップしていても、ま

【0210】とのように、本実施の形態に関わるデバイ ス構造では、1カラム内に複数の共通ビット線23A。 23Bを配置し、かつ、各共通ビット線23A、23B の上下にTMR素子を配置している。

【0211】 この場合、例えば、共通ビット線23A。 23Bの下面側に配置されるTMR業子31A, 31C に関しては、1つのソース線を共有する複数のMOSト ランジスタのうちの1つに電気的に接続し、さらに、第 【0204】ソース拡散冊13を共有する2つのMOS 40 1冊目の共通ビット線23Aとブラグ21、が接触しな いように、配線(ローカルインターコネクト配線)22 A. 22Dのパターンを工夫している。

[0212]また、例えば、共通ビット線23A、23 Bの上面側に配置されるTMR素子31B, 31Dに関 しては、1つのソース線を共有する複数のMOSトラン ジスタのうちの他の1つに電気的に接続し、さらに、第 1周目の共通ビット線23Aとブラグ21 が接触しな いように、かつ、第2層目の共通ビット線23Bとブラ グ3 9が接触しないように、配線 (ローカルインターコ ーンを工夫している。

[0213]また、電流駆動線24Aは、ソース線15 の直上及びTMR素子31Aの直下に配置され、電波駆 助線24Bは、TMR素子31B, 31Cの間に配置さ れ、電流駆動線24Cは、TMR素子31Dの直上に配 置される。即ち、電流駆動線24Aは、配線20と同じ レベル (配線層) 化配置でき、さら化、電流範疇線24 Bは、2つのTMR業子31B、31Cのデータ書き込 みのために使用できるため、本例では、各配線を無駄な 縮小に貢献できる。

【0214】なお、電流駆動線24A、24B、24C は、TMR素子31A、31B、31C、31Dにでき るだけ近い位置に配置することが望ましい。また、本例 では、電流駆動線24A、24B、24Cは、TMR素 子31A, 31B, 31C, 31Dの直下又は直上に配 置されているが、例えば、電流駆動線24A、24B、 24Cの位置とTMR素子31A, 31B, 31C, 3 1Dの位置が多少ずれていても全く問題はない。

【0215】また、複数の共通ビット線23A、23B 20 【0223】本例では、電源Vと検出抵抗Voの間に複 は、例えば、メモリセルアレイ上又はその端部において 互いに電気的に接続されていてもよいし、又は、電気的 に分離されていてもよい。

[0216]また、図29の平面図においては、配線2 2A. 22C. 22D. 22E' のパターンやプラグ2 1,21',38,39の位置を分かり易くするため、 ピット線23A、23Bの一部を省略している。同図に おいて、配線22A, 22C, 22D, 22E' は、ハ ッチングで示している。

【0217】本職の第3実施の形態に関わる磁気ランダ 30 【0224】従って、本例に特有の読み出し動作原理を ムアクセスメモリにおいても、1つのメモリセルに3値 以上(又は複数ビット)のデータを記憶できると共に、 1カラム内に複数の共通ビット線を配置したり、共通ビ ット線の上下にTMR素子(1層TMR構造又は複数層 の艇積みTMR構造のいずれでもよい)を配置したり、 互いに隣接する2つのメモリセルでソース線を共有した りすることで、メモリセルの面積を縮小することができ

【0218】ところで、本実施の形態に関わるデバイス 構造においては、書き込み動作は、共通ビット線23 A. 23 B及び電流駆動線24A. 24B. 24 Cに流 す気流を制御することにより、TMR素子31A、31 B, 31C, 31Dととに、個別に行うことができる。 【0219】しかし、読み出し動作においては、例え ば、1つのリードワード線12が選択され、そのリード ワード線12に接続される1つのMOSトランジスタが オン状態となったとき、そのMOSトランジスタと複数 の共通ビット線23A、23Bとの間に接続される複数 のTMR素子に電流が流れる。但し、複数の共通ビット 娘23A、23Bは、読み出し動作時に互いに電気的に 50 [0229]例えば、R_{T M R I L} . R_{T M R I L} の高

接続されているものとする。

【0220】この場合、読み出し動作時におけるメモリ セル及び検出回路の等価回路は、図31に示すようにな

[0221] ここで、図29及び図30に示すように、 1つのメモリセルは、1つのMOSトランジスタと2つ のTMR素子により構成されるものとする。また、各T MR索子は、2つのTMR層からなるいわゆる2層縦積 みTMR構造を有しているものとする。第1層目の共通 スペースなしに配置することができ、メモリセル面積の 10 ビット線23Aに接続されるTMR素子(2つのTMR 磨)の抵抗値は、R t w st l L , R t w st z L とし、第 2個目の共通ビット線23Bに接続されるTMR素子 (2つのTMR層)の抵抗値は、Rrwalu、R T N R 2 U とする.

> 【0222】図31において、"・・・"は、共通ビッ ト線が3つ以上(3層以上)になった場合を示してい る。本例では、共通ビット線23A,23Bは、2つで あるため、同図では、第1層と第2層のみを示してい 3.

数のTMR素子が並列に接続されるため、各TMR素子 に記憶されたデータを読み出すためには、上述の第1及 び第2実施の形態で適用される読み出し動作原理をその まま採用することはできない。即ち、第1層目の共通ビ ット線23Aに接続されるTMR電子TMR1のデータ か、又は、第2周目の共通ビット線23Bに接続される TMR素子TMR2のデータかを判別できない場合があ ると共に、各検出電位Voの差がまちまちとなるためで ある.

適用する必要がある。

【0225】その読み出し動作原理は、以下の通りであ

[0228]まず、1つのメモリセルは、2つのTMR 第子を含んでいるため、その1つのメモリセルには、最 大で、16位のデータ、即ち、(R+ w # 1 L , R TMR14, RTMR10, RTMR10) = (0, 0, 0, 0), (0, 0, 0, 1), (0, 0, 1, 0), (0, 0, 1, 1), (0, 1, 0, 0), 40 (0, 1, 0, 1), (0, 1, 1, 0), (0, 1, 1, 1), (1, 0, 0, 0), (1, 0, 0, 1), (1, 0, 1, 0), (1, 0, 1, 1), (1, 1, 1)

0, 0), (1, 1, 0, 1), (1, 1, 1, 0), (1, 1, 1, 1)を記憶できる。 [0227]そして、読み出し動作は、次の2段階によ り行う。

[0228]まず、選択されたメモリセルに対して、リ ードワード線12を、"H" レベルにし、このときの検 出電圧Voの値を測定する。

【0232】この後、選択されたメモリセルに対して、 リードワード線12を、"H"レベルにし、このときの 20 トレジスタに保持されている間に、書き込みデータのう 検出電圧Voの値を測定する。

内のTMR層TMR2Lであって、これに、データ

"1"を書き込む場合を考えると、書き込み後、メモリ

セル内のデータは、(R_{THRIL}、R_{THRIL}、R

тиві u , Rтиві u) = (1, 1, 1, 0) とな

[0233]メモリセルのデータは、(RTMBIL) RTMABL, RTMAIU, RTMABU) = (1, 1, 1, 0) であるため、2つのTMR素子TMRL, TMRUの合成抵抗値は、"12/7"となり、検出電 圧Voは、7V/10 (=約0, 7V) となる。つま り、TMR層TMR2Lに"I"データを書き込む前と 後の検出電圧Voの値が変化したので、結局、TMR層 TMR2 Lに記憶されていたデータは、掛き込みデータ "1"とは逆のデータ "0" であったことが分かる。 【0234】同様にして、全てのTMR層TMR1L、 TMR 1 U. TMR 2 Uのデータを読み出すことができ

【0235】なお、上述の例と同じ条件で、選択された TMR間TMR2Lにデータ"O"を書き込む場合に は、その書き込みの前後において検出電圧Voの変化は ないため、そのTMR層TMR2Lのデータは、書き込 みデータと同じ値、即ち、"0" であることが分かる。 【0236】とのように、本例の読み出し動作原理で は、選択されたTMR間に所定のデータを書き込み、そ 40 されるような場合でも、シフトレジスタにより書き込み の書き込みの前後において検出電圧Voを測定し、検出 電圧Voに変化がなければ、そのTMR層のデータは、 所定のデータ(書き込みデータ)と同じであり、逆に、 検出電圧Voに変化があれば、そのTMR層のデータ は、所定のデータ(書き込みデータ)とは逆のデータで ある、と判断することができる。 【0237】なお、本例の読み出し動作原理では、検出

電圧Voの変化があった場合、選択されたTMR層のデ

ータが破壊されていることになるため、少なくともこの

12 に、正しいデータを再書き込みする必要がある。

【0238】[第3実施の形態]図32は、本発明の第 3実施の形態に関わる磁気ランダムアクセスメモリのシ ステム図を示している。また、図33は、図32のシフ トレジスタの一例を示している。

【0239】本発明の磁気ランダムアクセスメモリで は、メモリセル内のTMR業子に3値(又は2ピット) 以上のデータを記憶させるために、TMR素子を複数の TMR層 (例えば、縦積みTMR構造) から構成してい

【0240】ととで、本発明の磁気ランダムアクセスメ モリにおいては、例えば、2ピットのデータを選択され たメモリセルに書き込む場合に、書き込みデータ(2 ビ ット) のうちの下位ビットを記憶させるTMR圏と、そ の上位ビットを記憶させるTMR層を予め決めておかな ければならない.

【0241】そこで、書き込み動作時、データ入出力端 子から入力された2ビットデータは、一時的に、シフト レジスタに確保される。そして、2ビットデータがシフ ちの下位ビットを記憶するTMR層と上位ビットを記憶 させるTMR層を決定する。

【0242】書き込みデータの各ピットを記憶するTM R層が決定したら、書き込みデータの上位ビット及び下 位ピットを、順次、TMR業子に記憶する。

【0243】例えば、2つのTMR層が図38に示すよ うなアステロイド曲線を有する場合、まず、シフトレジ スタから所定の「ピットデータを出力し、アドレス信号 によって選択されたメモリセル内のTMR層TMR1 30 に、そのデータを斟き込む。この時、選択されたメモリ セル内のTMR層TMR2にも、そのデータが書き込ま

【0244】この後、シフトレジスタから残りの1ビッ トデータを出力し、アドレス信号によって選択されたメ モリセル内のTMR層TMR2に、そのデータを書き込

れてしまう.

【0245】 このようなシステムによれば、TMR素子 が2つ以上のTMR層から構成され、1つのメモリセル に、3値以上のデータ(又は複数ピットデータ)が記憶 データを一時記憶できるため、各TMR層に、順次、1 ビットデータを記憶できる。

[0246] また、読み出し動作時においても、TMR 素子内の各TMR層から読み出されたデータを一時的に シフトレジスタに保持し、この後、メモリセルから読み 出された3値以上のデータ(又は複数ピットデータ) を、シリアルに、又は、パラレルに、メモリの外部に出 カするようにしてもよい.

【0247】なお、読み出しに関しては、読み出しデー 場合には、選択されたTMR間のデータを読み出した後 50 タをシフトレジスタに一時記憶させることなく、直接

に、メモリの外部に出力してもよい。

【0248】また、本例では、シフトレジスタは、図3 3に示すように、直列接続された複数のフリップフロッ プ回路から構成されるが、これ以外の構成からなるシフ トレジスタを用いてもよい。

33

[0249]

【発明の効果】以上、説明したように、本発明の磁気ラ ンダムアクセスメモリによれば、メモリセル内のTMR 素子を複数のTMR層から構成することにより、メモリ セルに3値以上(又は複数ビット)のデータを記憶させ 10 【図27】本発明の第2実施の形態に関わるMRAMを ることがえきる。また、このようなメモリを実現するた めのデバイス構造についても、メモリセルの面積の縮小 に都合がよく、メモリセルの高集積化を実現できる。さ らに、新規な書き込み動作原理及び読み出し動作原理を 採用することにより、十分なマージンを確保しつつ、特 性の劣化なした、書き込み/読み出し動作を行うことが できる.

【図面の簡単な説明】

【図1】TMR素子の一例を示す図。

【図2】TMR業子の他の例を示す図。

【図3】本発明のMRAMの一例を示す断面図。

【図4】本発明のMRAMのTMR素子の一例を示す

【図5】本発明のMRAMのTMR素子の他の例を示す

【図6】円柱配線の円筒方向避界強度の半径依存性を示

【図7】電流磁界の位置依存性を示す図。

「図8】TMR層のMR比と抵抗の接合面積依存件を示 す図。 【図9】2層縦積みTMR業子の等価回路を示す図。

【図10】本発明のMRAMの主要部を示す回路図。 【図11】図10のメモリの動作波形を示す図。

【図12】図10のメモリの動作波形を示す図。 【図13】本発明の第1実施の形態に関わるMRAMを

示す平面図。

【図14】図13のXIV-XIV線に沿う断面図。

【図15】図13及び図14のMRAMの製造方法の一 工程を示す平面図。

【図16】図15のXVI−XV | 線に沿り断面図。 【図17】図13及び図14のMRAMの製造方法の~

工程を示す平面図、 【図18】図17のXVIII-XVIII線に沿う断

【図19】図13及び図14のMRAMの製造方法の一 工程を示す平面図。

【図20】図19のXX-XX線に沿り断面図。

【図21】図13及び図14のMRAMの製造方法の一

工程を示す平面図。

【図22】図21のXX11-XX11線に沿う断面 50 MC1

۷. 【図23】図13及び図14のMRAMの製造方法の-工程を示す平面図。

【図24】図23のXX1V-XXIV線に沿う断面

【図25】図13及び図14のMRAMの製造方法の一 工程を示す平面図。

【図26】図25のXXV] ~ XXV ! 線に沿う断面

(図28) 図27のXXVIII - XXVIII 線に沿

【図29】本発明の第3実施の形態に関わるMRAMを 示す平面図。

【図30】図29のXXX-XXX線に沿う断面図。 【図31】図29及び図30のTMR構造の等価回路を 示す図。

【図32】本発明のMRAMの書き込み/読み出しシス 20 テムを示す図。

【図33】図32のシフトレジスタの一例を示す図、

【図34】従来の1周TMR素子を示す図。 【図35】TMR素子の2つの状態を示す図。 【図36】従来のMRAMの書き込み動作原理を示す

【図37】TMR曲線を示す図。 【図38】アステロイド曲線を示す図。

(符号の説明)

: 半導体基板。 30 12 :リードワード投 13 :ソース拡散層 14, 17 : ポリシリコンプラ ď. 15 :ソース線 16 : ドレイン拡散層、 18.20 :金属配線、 19,21,21,38,39 :金属プラグ、

22, 22A, 22B, 22C, 22C', 22D, 2 2E. 22E', 22F : ローカルインターコネクト


23, 23A, 23B

:ピット線 24, 24A, 24B, 24C : 電流駆動線. 25, 26, 27 :常流原動器額 28 :読み出し電源


20 : 検出回路、 : 索子分離層. 31A, 31B, 31C, 31D : TMR素子.


TMR1. TMR2 :TMR周


32, 33, 34, 35, 36, 37 : 絶縁層、 メモリセル




2度最後みTMR構造セルの特価資路








(24)





[公報種別] 特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 [発行日] 平成17年8月25日(2005.8.25)

【公開番号】特開2002-246567(P2002-246567A)

【公開日】平成14年8月30日(2002.8.30) 【出願番号】特願2001-37140(P2001-37140)

【国際特許分類第7版】

当かられたスタティル H01L 27/105

G 1 1 C 11/14

G 1 1 C 11/15

H O 1 L 43/08

[F I]

HOIL 27/10 447

G 1 1 C 11/14

G11C 11/14

G 1 1 C 11/15

H O 1 L 43/08 2

【手統補正督】

【提出日】平成17年2月23日(2005.2.23)

【手続補正1】

【補正対象告類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

データを記憶するTMR素子と、前記TMR素子に磁界を与えるための第1及び第2電流駆動線とを具備し、前記TMR素子は、積み重ねられた複数のTMR層から構成され、各TMR層は、2つの磁性層と、前記2つの磁性層の間に挟まれた結縁層とを含<u>水、前記塩1及び最を削削し、各TMR層に与えられる磁準の改進を異ならしめ、各TMR層に個別にデータを書き込む</u>ことを特徴とする磁気ランダムアクセスメモリ。

【請求項2】

前記複数のTMR層のアステロイド曲線を互いに異ならしめることにより、各TMR層に個別にデータを書き込むことを特徴とする請求項1記載の磁気ランダムアクセスメモリ

【請求項3】

前記複数のTMR層に対するデータ書き込みは、スピンの向きを変えるための磁界が最も大きいTMR素子から最も小さいTMR素子に向かって、順次、実行されることを特徴とする請求項2記載の磁気ランダムアクセスメモリ。

【蔚求項4】

前記複数のTMR層内の前記絶縁層の厚さを互いに異ならしめ、前記複数のTMR層に同一データが記憶されている場合における前記複数のTMR層の抵抗値を互いに異ならしめたことを特徴とする前求項1記載の磁気ランダムアクセスメモリ。

【簡求項5】

磁界を生成するための第1、第2及び第3電流駆動線と、前記第1電流駆動線の下面に接触して配置される第1TMR素子と、前記第1TMR素子に接接される第1スイッチ素子と、前記第1電流駆動線の上面に接触して配置される第2TMR素子と、前記第2TM

R素子に接続される第2スイッチ素子とを具備し、前記第1及び第2TMR菓子は、少なくとも1つのTMR層から構成され、前記少なくとも1つのTMR層は、2つの磁性層と、前記2つの磁性層の間に挟まれた絶縁層とを含んでいることを特徴とする磁気ランダムアクセスメモリ。

【請求項6】

第1電流駆動線と、前記第1電流駆動線に接触する第1及び第2TMR票子と、前記第1及び第2TMR票子に共通に接続されるスイッナ票子とを具備し、前記第1及び第2TMR票子は、少なくとも1つのTMR局がら構成され、前記少なくとも1つのTMR局は、2つの商性層と、前記2つの商性局の前に挟まれた絶縁局とを合<u>み、前記第1及び第2TMR票子に対するデータ部外出し、前記第1電流駆動線に検出抵抗を配象的上接続し、前記接出返抗の両端にかかる検出監圧を検出することにより行い、前記第1及ば接2TMR票子に対して書き込みデータを上書きし、前記書き込みデータの上書き前後において前記検出電圧に変化があった場合には、前記第1又は第2TMR票子のデータは、前記第 直込みデータの上書を前後において前記検出電圧に変化がなかった場合には、前記第1又は第2TMR票子のデータは、前記書を込みデータと関して前記検出電圧に変化がなかった場合には、前記第三込みデータと同じ値を有していると判断し、前記書を込みデータと同じ値を有していると判断し、方記書と込みデータと同じ値を有していると判断することを特徴とする磁気ランダムアクとスメモリ。</u>

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正の内容】

[0001]

【発明の属する技術分野】

本発明は、トンネル型磁気抵抗(Tunneling Magneto Resistive)効果<u>を利用する</u>磁気ランダムアクセスメモリ(MR4M: Magnetic Random Access Memory)に関する。